(Teil 2)  Ein erweitertes ATE-Konzept für den adapterlosen In-Circuit-Test

In das Zentrum der konzeptionellen Überlegungen wurden zwei sich besonders stark ergänzende Verfahren gerückt - der Flying Prober als Vertreter des analogen In-Circuit-Tests und Boundary Scan als digitale In-Circuit-Test Methode. Dieser Ansatz folgt als logische Konsequenz aus der Tatsache, daß sich der In-Circuit-Test in den meisten Fällen als wirtschaftlichstes Testverfahren im Problemfeld von Kosten/ Nutzen Kalkulationen erwiesen hat. Für GÖPEL electronic als führendem Hersteller von Boundary Scan Testausrüstungen bestand verständlicherweise das primäre Ziel in der Ausdehnung des Produktspektrums unter Nutzung bereits existierender Flying Prober.

Die effektive Kombination erfordert eine gezielte Erweiterung des bereits in Tabelle 1 genutzten Fehlermodells im Sinne von Abbildung 2.

 

Fehlerart		FPT	BST	AOI	BIST
Opens, Shorts Stuck at 0/1 auf Pin-Level	Fully Testable  BScan Pin	---		---	---
	Isolated  BScan Pin	Probe als virtueller BScan Pin		---	---
	Non-BScan Pin	OK	---	---	---
	Testbus-Pin	---	OK	---	---
Device-Level	Passive & aktive Komponente	Parameter	---	Existenz & Lage	---
	BScan IC	---	Identität & Funktion	Existenz & Lage	Funktion
	Kein BScan IC	---	Funktioneller Clustertest	Existenz & Lage	Funktion
Board-Level	Performance	---	---	---	OK
Tabelle 7: Bildung fehleroptimierter Teststrategien

Durch Minimierung von Überlagerungen und insbesondere Vermeidung von Doppeltests auf Pin-Level ist es möglich, die Anzahl der Testschritte beim Flying Prober in Abhängigkeit von der Boundary Scan Implementierungstiefe zu verringern und so den Durchsatz zu steigern. Dadurch beschränkt sich der FPT auf die parametrischen Tests und die Abdeckung scanunfähiger Pins. Zum Test isolierter Boundary Scan Pins werden die Proben des FPT als virtuelle Boundary Scan Pins genutzt. Dadurch verwandeln sich Isolated Pins temporär in Fully Testable Boundary Scan Pins. Diese Methode wird prinzipiell bereits bei Standard ICT mit paralleler Pinelektronik und Nadelbettkontaktierung genutzt – die serialisierte Anwendung im Rahmen eines Flying Probers besitzt dagegen innovativen Charakter. Der Vorteil gegenüber dem Einsatz der normalen FPT-Fähigkeiten liegt zum einen in der höheren Testgeschwindigkeit von BST als digitales Verfahren begründet und zum anderen in der besseren Fehlerabdeckung bei Opens. Insbesondere bei Gehäusen wie PGA/ BGA bieten FPT mit ihren typischerweise kapazitiv arbeitenden Open-Pin-Erkennungsoptionen nicht immer die gewünschte Testqualität. Selbstverständlich steht es jedoch jedem Anwender frei, die seiner Meinung nach richtige Optimierung einzusetzen.

Besitzt der Prüfling einen eigenen Mikroprozessor nebst FLASH-basierendem Programmspeicher kann ein Built In Self Test beispielsweise durch Laden des FLASHs via Boundary Scan mit einem Selbsttestprogramm implementiert werden. Im Speicher abgelegte Testresultate sind nach Beendigung des Testvorganges wiederum per Boundary Scan auslesbar. Auch hierin zeigt sich die Sinnfälligkeit der kombinierten Anwendung.
Das Blockschaltbild des adapterlosen ICT verdeutlicht Abb. 3.

Die Testzeit verkürzt sich in grober Näherung linear zur Boundary Scan Implementierungstiefe. Bei einigen Applikationen bewirkte jedoch bereits ein Anteil von 30% Boundary Scan Schaltkreisen eine Testzeitverkürzung von 50%. Detailliertere Aussagen lassen sich jedoch nur anhand vergleichender Untersuchungen am konkreten Prüfling und bekannten Flying Prober Parametern gewinnen.

Für Boundary Scan als ein den gesamtem Produktlebenszyklus unterstützendes Verfahren erschließt sich durch Kombination mit Flying Prober eine neue Anwendungsqualität in der Fertigung. Dabei macht sich auch die durchgehende Wiederverwendbarkeit der Testprogramme aufwandssenkend bemerkbar (Abb. 5).

© 10/1999 ITOCHU SysTech GmbH